亚洲欧美成人在线,亚洲精品一区久久久久久,欧美精品亚洲

上課地點：【上海】：同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學成教院【北京分部】：北京中山學院/福鑫大樓【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路）【成都分部】：領館區1號（中和大道）【沈陽分部】：沈陽理工大學/六宅臻品【鄭州分部】：鄭州大學/錦華大廈【石家莊分部】：河北科技大學/瑞景大廈【廣州分部】：廣糧大廈【西安分部】：協同大廈
最近開課時間(周末班/連續班/晚班）：IC版圖設計與驗證培訓課程：2020年3月16日

實驗設備

　    ☆資深工程師授課


        ☆注重質量
        ☆邊講邊練
        ☆合格學員免費推薦工作

        ☆合格學員免費頒發相關工程師等資格證書，提升您的職業資質

        專注高端培訓15年，端海提供的證書得到本行業的廣泛認可，學員的能力
        得到大家的認同，受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★

最新優惠

◆請咨詢客服。

質量保障

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、培訓結束后,授課老師留給學員聯系方式,保障培訓效果,免費提供課后技術支持。
        3、培訓合格學員可享受免費推薦就業機會。

　　IC版圖設計與驗證培訓課程

　Virtuoso Layout Editor是Cadence 功能強大的全定制數字和模擬IC版圖編輯器。新型的強大的命令集同先進的版圖編輯技術相結合，使其支持純多邊形、參數化單元、符號化版圖與壓縮、版圖綜合等多種輸入方法，快速的設計層次瀏覽以及多窗口環境使用戶可同時編輯多個設計。Assura物理驗證系統與Virtuoso無縫集成，組成完整的在線版圖設計和驗證環境。Virtuoso是廣泛用于世界頂尖的半導體廠商標準的設計環境。
　　 Assura系列產品是面向深亞微米IC設計(<0.25um)的版圖驗證、參數提取的最新解決方案，可用批處理或交互式模式對GDSII或Cadence的DFII數據庫進行驗證。Assura使用了層次化處理方法，為設計者提供了容量、性能、特征和精度等方面的突出性能，可滿足全芯片驗證的需要。Assura系列產品就為深亞微米模擬和混合信號設計提供了最佳完整的從前端到后端解決方案。通過與業界使用最廣泛的模擬電路設計環境（DFII, ADE、VLE等）緊密集成在一起，Assura已經成為今天和將來全定制電路設計的最佳選擇。

課程安排: Virtuoso Layout Editor & Assura Physical Verification (day 1-2)
階段 1:
Introduction
The Layout Editor Environment??
Layout Editor Basics
The Layout Editor Environment (Lab1)
The Layout Editor Commands (Lab2)
Layout Editor Basics (Lab3)

階段 2 :
Creating and Editing?DESIGNS
Virtuoso Layout Editor Turbo
Assura Physical Verification (DRC LVS)
Creating and Editing?DESIGNS?(Lab4)
Virtuoso Layout Editor Turbo (Lab5)
Assura Physical Verification (Lab6)