嵌入式OS--4G手機操作系統

嵌入式硬件設計

其他類

　　　　　　　　數字集成電路前端多時鐘設計專題班

課程說明

本次課程講授PLL原理，結構，應用，各功能模塊以及頂層具體實現方案。通過本課程培訓，學員可以掌握PLL的設計流程，并且能夠按照設計指標要求，實現PLL的設計與仿真，掌握PLL中關鍵模塊的設計方法以及提高性能的具體方案。

課程提綱：

1. PLL原理功能以及應用介紹
2. PLL基礎
(1) PLL線性模型，PD/Loop Filter/VCO/Frequency Divider等各模塊建模分析
(2) 時鐘抖動和相位噪聲
(3) 環路穩定性/帶寬/頻響/瞬態響應 性能分析
3. PLL設計
（1）系統級設計
環路帶寬，系統穩定性設計
（2）各子模塊設計
鑒相器（PFD結構，性能分析，deadzone）
電荷泵（Charge-Pump結構，電流mismatch，漏電，線性分析）
環路濾波器（Loop Filter 無源，有源，二階，三階）
壓控振蕩器（VCO 環振，LC振蕩器，改善jitter的方法）
分頻器 （單模，雙模，高速）
（3）Fractional-N PLL設計
小數分頻原理，設計實現，spur的抑制
4. 設計經驗以及一些先進結構
設計以及版圖，降低jitter注意事項
DLL，自偏置PLL，multi-curve VCO

講師介紹：

集成電路設計專業博士，從事模擬電路設計工作近8年，對模擬設計方面有著深入研究。

招生對象

l 微電子、電子工程、通信、計算機等相關專業背景、一年左右工作經驗的在職工程師；
l 微電子、電子、通信、計算機等相關模擬電路設計有項目經歷的在讀研究生；

報名要求

l 具備電子電路、通信原理、半導體物理、微電子等基本知識，對CMOS模擬集成電路設計有基本的理解和掌握。
l 有簡單或小規模電路設計經驗。

培訓目標

掌握PLL基本原理與設計參數，能分析和設計PLL集成電路，可獨立完成PLL前端設計。