国产乱码精品_欧美私模裸体表演在线观看_久久精品国产久精国产_美女亚洲一区

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、培訓結束后,授課老師留給學員聯系方式,保障培訓效果,免費提供課后技術支持。
        3、培訓合格學員可享受免費推薦就業機會。

課程說明：

SystemVerilog驗證是針對數字電路驗證技術初/中級學員的課程，是數字電路驗證工程師必須掌握的一項基本技能。該課程不僅是對SystemVerilog的語法描述，更重要的是對SystemVerilog OOP技術的理論和用法的歸納，總結和升華，通過SystemVerilog驗證課程的學習可以快速成為一名合格的IC驗證工程師，構建基于SystemVerilog語言的Testbench，熟練掌握驗證流程和驗證工作規劃，進而為掌握IC高級驗證技術打下堅實的基礎。

課程大綱：

1.SystemVerilog 驗證平臺的架構

2.SystemVerilog 語義語法

3.SystemVerilog 并發操作機制

4.Object Oriented Programming (OOP) 面向對象的編程

5.SystemVerilog 內部通信機制

6.SystemVerilog Assertion

7.功能覆蓋率統計

UVM驗證方法學是針對數字電路驗證技術高級學員的課程，是數字電路驗證工程師需要掌握的一項高級技能。該課程不僅是對UVM驗證方法的理論描述，更重要的是對UVM驗證方法學的理論和用法的歸納，總結和升華，通過UVM驗證方法學課程的學習可以快速成為一名優秀的IC驗證工程師。

本課程適合于使用UVM驗證方法學進行科研和IC驗證的具有高級水平的學生和工程師，也適合于有志于從事IC驗證工作，期望進入IC驗證領域的相關人員。參加學習的學員需要具有數字電路的基礎知識，掌握數字邏輯仿真技術。

課程大綱：

1.??????? UVM 驗證平臺的架構

2.??????? UVM 消息服務機制

3.??????? UVM 數據建模

4.??????? UVM component factory and configuration

5.??????? TLM communication

6.??????? UVM callback

7.??????? UVM sequence and sequencer

8.??????? Advance on UVM phase

9.??????? Register Abstraction Layer (RAL)