| 面向 ISE 軟件用戶的 Vivado Design Suite 高級(jí) XDC 和靜態(tài)時(shí)序分析培訓(xùn)
Vivado Advanced XDC and Static Timing Analysis for ISE Software Users |
培訓(xùn)特點(diǎn) |
| 個(gè)性化、顧問(wèn)式培訓(xùn)，互動(dòng)式授課，針對(duì)實(shí)際需求，項(xiàng)目案例教學(xué)，實(shí)戰(zhàn)項(xiàng)目演示，超級(jí)精品小班。 |
| 培訓(xùn)講師 |
華為，中科院，上海貝爾，中興，Xilinx,Intel英特爾,TI德州儀器，NI公司，Cadence公司,Synopsys，IBM，Altera，Oracle，synopsys，微軟，飛思卡爾，等大型公司高級(jí)工程師，項(xiàng)目經(jīng)理，技術(shù)支持專家，曙海教育集團(tuán)，資深講師。
大多名牌大學(xué)，碩士以上學(xué)歷，相關(guān)技術(shù)專業(yè)，有豐富的理論素養(yǎng)，十多年實(shí)際項(xiàng)目經(jīng)歷，開(kāi)發(fā)過(guò)多個(gè)大型項(xiàng)目，熱情，樂(lè)于技術(shù)分享。針對(duì)客戶實(shí)際需求，案例教學(xué)，邊講邊練，互動(dòng)式溝通，學(xué)有所獲。
更多師資力量信息請(qǐng)參見(jiàn)端海師資團(tuán)隊(duì)，請(qǐng)點(diǎn)擊這兒查看。 |
| 培訓(xùn)報(bào)名與課程定制 |
如果您想學(xué)習(xí)本課程，請(qǐng)點(diǎn)擊這兒聯(lián)系報(bào)名老師。
如果您沒(méi)找到合適的課程或有特殊培訓(xùn)需求，請(qǐng)點(diǎn)擊這兒訂制培訓(xùn)。 |
| 班級(jí)規(guī)模及環(huán)境--熱線:4008699035 手機(jī):15921673576( 微信同號(hào)) |
|
每期人數(shù)限3到5人。 |
|
開(kāi)課時(shí)間和上課地點(diǎn) |
上課地點(diǎn)：【上海】：同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號(hào)線白銀路站) 【深圳分部】：電影大廈(地鐵一號(hào)線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號(hào)（中和大道） 【沈陽(yáng)分部】：沈陽(yáng)理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開(kāi)課時(shí)間(周末班/連續(xù)班/晚班）： Vivado Design Suite 靜態(tài)時(shí)序分析和 Xilinx 設(shè)計(jì)約束培訓(xùn)開(kāi)班時(shí)間：2020年3月16日 |
|
實(shí)驗(yàn)設(shè)備和授課方式 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費(fèi)推薦工作
☆合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書(shū)，提升您的職業(yè)資質(zhì)
專注高端培訓(xùn)15年，端海提供的證書(shū)得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力
得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。
★實(shí)驗(yàn)設(shè)備請(qǐng)點(diǎn)擊這兒查看★ |
|
最新優(yōu)惠 |
|
☆請(qǐng)咨詢客服。 |
|
質(zhì)量保障 |
|
1、培訓(xùn)過(guò)程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽(tīng)；
2、培訓(xùn)結(jié)束后,授課老師留給學(xué)員聯(lián)系方式,保障培訓(xùn)效果,免費(fèi)提供課后技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。 |
|
課程大綱 |
| |
|
面向 ISE 軟件用戶的 Vivado Design Suite 高級(jí) XDC 和靜態(tài)時(shí)序分析培訓(xùn)
Vivado Advanced XDC and Static Timing Analysis for ISE Software Users
Who Should Attend?
Existing Xilinx ISE Design Suite FPGA designers
Course Outline
1
Design Methodology Summary
Vivado IDE Review
Accessing the Design Database
Lab 1: Vivado IDE Database
Static Timing Analysis and Clocks
Lab 2: Vivado IDE Clocks
Inputs and Outputs
Lab 3:I/O Constraints
Timing Exceptions
Lab 4: Timing Exceptions
2
Advanced Timing Analysis
Advanced I/O Interface Constraints
Lab 5: Advanced I/O Timing
Project-Based and Non-Project Batch Design Flows
Scripting Using Project-Based and Non-Project Batch Flows
Lab 6a: Scripting in the Project-Based Flow
Lab 6b: Scripting in the Non-Project Batch Flow
3
FPGA Design Methodology Checklist
FPGA Design Methodology
HDL Coding Techniques
Reset Methodology
Lab 5: Resets
Lab 6: SRL and DSP Inference
Synchronization Circuits and the Clock Interaction Report
Timing Closure
FPGA Design Methodology Case Study
Lab 7: Timing Closure and Design Conversion
Appendix: Timing Constraints Review
Appendix: Synchronization Circuits and the Clock Interaction Report
Appendix: Fanout and Logic Replication
Appendix: Pipelining lab
|
首頁(yè) 課程表 在線聊 報(bào)名 講師 品牌 QQ聊 活動(dòng) 就業(yè)