国产乱码精品_欧美私模裸体表演在线观看_久久精品国产久精国产_美女亚洲一区

      ☆ 1、如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
      ☆ 2、在課程結(jié)束之后,授課老師會(huì)留給學(xué)員手機(jī)和E-mail,免費(fèi)提供半年的課程技術(shù)支持，以便保證培訓(xùn)后的繼續(xù)消化；
      ☆3、合格的學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。
      ☆4、合格學(xué)員免費(fèi)頒發(fā)相關(guān)工程師等資格證書，提升您的職業(yè)資質(zhì)。

了解ARM體系結(jié)構(gòu)及工作原理，掌握ARM指令集，學(xué)會(huì)操作ARM處理器的基本方法。

1 cadence概述
1.1 集成電路發(fā)展趨勢(shì)
1.2 常用EDA工具介紹
1.3 Cadende介紹以及模塊構(gòu)成
1.4 Cadence16.3的增加功能
1.5 pcb設(shè)計(jì)流程
2.原理圖設(shè)計(jì)(Design Entry CIS（OrCAD）)
2.1 Cadence原理圖設(shè)計(jì)工具的介紹
2.2 Design Entry CIS(OrCAD)的常用工具欄介紹
2.3 Design Entry CIS(OrCAD)項(xiàng)目設(shè)計(jì)流程
2.4 Design Entry CIS(OrCAD)項(xiàng)目建立
2.5 Design Entry CIS(OrCAD)的工作環(huán)境的建立
2.6 Design Entry CIS(OrCAD)的元件原理圖封裝庫的建立

2.7 Design Entry CIS(OrCAD)原理圖以及原理圖頁面的編輯
2.8 Design Entry CIS(OrCAD)原理圖元器件的編輯
2.9 Design Entry CIS(OrCAD)原理圖走線（網(wǎng)絡(luò)標(biāo)號(hào)，OFFPAGE，PORT）
2.10 Design Entry CIS(OrCAD)原理圖添加文字和圖像
2.11 Design Entry CIS(OrCAD)平坦式和層次式設(shè)計(jì)方法以及模塊的操作
2.12 Design Entry CIS(OrCAD)的常用技巧
2.13 Design Entry CIS(OrCAD) 原理圖到PCB圖的處理
2.14 Design Entry CIS(OrCAD) 設(shè)計(jì)規(guī)則的檢查
2.15 Design Entry CIS(OrCAD)的生成BOM單和網(wǎng)絡(luò)報(bào)表

3.PCB Editor
3.1 PCB文件設(shè)計(jì)流程
3.2 PCB Editor設(shè)計(jì)平臺(tái)的介紹
3.3 PCB Editor界面
3.4 PCB Editor工作環(huán)境的建立
3.5 PCB Editor全局設(shè)置
3.6 PCB Editor基本操作
3.7 PCB Editor操作的熟悉
4.元件PCB封裝制作
4.1 PCB封裝設(shè)計(jì)的理論知識(shí)
4.2 PCB封裝設(shè)計(jì)的設(shè)計(jì)過程
4.3 PCB封裝設(shè)計(jì)的設(shè)計(jì)過程的工具介紹（PAD Designer與Package designer）
4.4 PCB封裝設(shè)計(jì)中的封裝的設(shè)計(jì)
4.5 PCB封裝設(shè)計(jì)中的不規(guī)則封裝的設(shè)計(jì)（Shape Symbol的設(shè)計(jì)）
4.6 PCB封裝設(shè)計(jì)中的焊盤的介紹（過孔的模型建立以及設(shè)計(jì)）
4.7 PCB封裝設(shè)計(jì)中的規(guī)則焊盤封裝的設(shè)計(jì)（Flash Symbol的設(shè)計(jì)）
4.8 PCB封裝設(shè)計(jì)中的不規(guī)則焊盤封裝的設(shè)計(jì)
4.9 盲孔埋孔的設(shè)計(jì)
4.10 PCB封裝設(shè)計(jì)總結(jié)

5.PCB版圖設(shè)計(jì)
5.1 PCB Editor與其它模塊的關(guān)系（交互）
5.2 PCB Editor設(shè)計(jì)流程
5.3 建立板框機(jī)械符號(hào)
5.4 創(chuàng)建電路板
5.5 導(dǎo)入網(wǎng)表
5.6 規(guī)劃電路板，放置器件
5.7 布局
5.7.1 手工擺放元器件
5.7.2 按照“Room”布局
5.7.3 按照原理圖布局
5.7.4 交互擺放原理圖和pcb圖
5.8 交換功能
6.約束管理器
6.1 約束管理器的介紹
6.2 約束管理器的優(yōu)先級(jí)
6.3 設(shè)置間距規(guī)則
6.4 設(shè)置物理規(guī)則
6.5 設(shè)置元件屬性
6.5.1 添加元件屬性
6.5.2 添加網(wǎng)絡(luò)屬性
6.5.3 添加“Fix”和“Room”屬性
6.5.4 屬性和元素的顯示
6.5.5 刪除屬性和元素
6.6 設(shè)置布線約束
6.6.1 創(chuàng)建Bus和差分對(duì)以及群組
6.6.2 設(shè)置線路以及阻抗
6.6.3 設(shè)置傳輸延時(shí)，相對(duì)傳輸延時(shí)
6.7 約束管理器的其它設(shè)置
6.7.1 信號(hào)完整性設(shè)置
6.7.2 時(shí)序約束設(shè)置
6.7.3 在線檢查模式

7.布線
7.1 布線的基本原則
7.2 布線的基本設(shè)置
7.2.1 設(shè)置格點(diǎn)
7.2.2 過孔的編輯
7.2.3 導(dǎo)線的編輯
7.2.4 布線方法
7.2.5 布線調(diào)整
7.3 自動(dòng)布線
7.3.1 使用Auto Router自動(dòng)布線
7.3.2 使用CCT自動(dòng)布線
8.鋪銅
8.1 基本概念
8.2 平面層鋪銅
8.2.1 為電源層鋪銅
8.2.2 為Gnd層鋪銅
8.3 分割平面層鋪銅
8.3.1 使用Anti Etch分割平面層鋪銅
8.3.2 添加多邊形方法分割平面層鋪銅

9.PCB后續(xù)處理
9.1 可裝配性檢查
9.2 添加測(cè)試點(diǎn)
9.3 添加和刪除淚滴
9.4 表面層鋪銅
9.5 DRC檢查
9.6 重排元件編號(hào)
9.7 文字的調(diào)整
9.8 絲印層調(diào)整
10.設(shè)計(jì)輸出
10.1 輸出光繪文件
10.1.1 設(shè)置Aperture參數(shù)
10.1.2 設(shè)置光繪參數(shù)
10.1.3 輸出artwork文件
10.2 輸出鉆孔數(shù)據(jù)
10.2.1 顏色與可視性檢查
10.2.2 鉆孔文件參數(shù)設(shè)置與鉆孔圖的生成
10.3 生成Gerbel文件
10.4 PCB打印輸出
10.5 輸出元件清單
11.Cadence16.3的功能
11.1 env文件的格式和修改