 班級規(guī)模及環(huán)境--熱線:4008699035 手機(jī):15921673576( 微信同號) |
|
每期人數(shù)限3到5人。 |
| 上課時間和地點 |
上課地點：【上海】：同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山學(xué)院/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
最近開課時間(周末班/連續(xù)班/晚班）：2020年3月16日 |
| 實驗設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費推薦工作
★實驗設(shè)備請點擊這兒查看★ |
| 質(zhì)量保障 |
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后,授課老師留給學(xué)員聯(lián)系方式,保障培訓(xùn)效果,免費提供課后技術(shù)支持。
3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機(jī)會。 |
課程大綱 |
| |
-
- ◆課程目標(biāo)
職場定位：Hardware Development Engineer for FPGA
本期目標(biāo)：FPGA系統(tǒng)設(shè)計是現(xiàn)在最熱門的嵌入式系統(tǒng)設(shè)計領(lǐng)域之一。和DSP和 ARM系統(tǒng)設(shè)計相比，F(xiàn)PGA系統(tǒng)設(shè)計更接近底層硬件電路，因此清晰的硬件系統(tǒng)概念在FPGA設(shè)計中起著至關(guān)重要的作用。一個精通硬件電路原理的工程師， 可以更快的進(jìn)入FPGA系統(tǒng)的邏輯設(shè)計工作，而且可以設(shè)計出更適合硬件實現(xiàn)的HDL代碼。本階段學(xué)習(xí)目標(biāo)是掌握FPGA硬件電路的基本知識、設(shè)計方法和調(diào) 試技巧，并熟練掌握FPGA開發(fā)的軟件環(huán)境，為將來的邏輯設(shè)計工作打好基礎(chǔ)。
序號 課程名稱 課程內(nèi)容 掌握要求
1 FPGA開發(fā)環(huán)境
（QuartusII） 本課程從零起點，講解QuartusII軟件開發(fā)系統(tǒng)的功能和安裝方法，詳細(xì)介紹QuartusII下的基本操作、管理配置和編輯器。 通過實驗，掌握QuartusII軟件環(huán)境中代碼輸入、編譯、仿真、下載和調(diào)試的方法和技巧。 精通
2 硬件描述語言入門
（Verilog HDL） 硬件描述語言（HDL）是FPGA設(shè)計中最重要的基礎(chǔ)。本課程將從零開始，通過大量編程實例重點講解Verilog HDL語言的基本語法，常用語句和典型結(jié)構(gòu)等知識。 精通
3 FPGA硬件電路設(shè)計基礎(chǔ) 本課程主要讓學(xué)員了解FPGA系統(tǒng)的硬件電路設(shè)計，通過對典型系統(tǒng)的拆解分析，掌握FPGA硬件最小系統(tǒng)設(shè)計的關(guān)鍵知識點。 掌握
|
首頁 課程表 在線聊 報名 講師 品牌 QQ聊 活動 就業(yè)