国产乱码精品_欧美私模裸体表演在线观看_久久精品国产久精国产_美女亚洲一区

1. 基于Xilinx ISE 的FPAG/CPLD設(shè)計與應(yīng)用培訓(xùn)
   ? 基于Xilinx?ISE?的FPAG/CPLD設(shè)計與應(yīng)用培訓(xùn)
   1、聚焦Xilinx?ISE
   1.1??Xilinx公司及其產(chǎn)品介紹
   1.2??FPGA/CPLD基本結(jié)構(gòu)與實現(xiàn)原理
   1.3??系統(tǒng)設(shè)計語言——VHDL基本概念與程序結(jié)構(gòu)
   1.4??HDL編碼風(fēng)格及規(guī)則
   1.5??ISE基本操作
   2、基于VHDL語言的設(shè)計輸入
   2.1??新建工程
   2.2??手動新建源代碼
   2.3??利用語言模板創(chuàng)建源代碼
   3、設(shè)計仿真
   3.1??仿真基本概念
   3.2??創(chuàng)建測試基準(zhǔn)波形文件
   3.3??使用Modelsim進(jìn)行仿真
   4、基于原理圖與狀態(tài)機(jī)的輸入
   4.1??原理圖設(shè)計概述
   4.2??利用原理圖的設(shè)計方法
   4.3??實例化計數(shù)器
   4.4??狀態(tài)機(jī)輸入工具——StateCAD
   5、綜合與設(shè)計實現(xiàn)
   5.1??XST概述
   5.2??設(shè)計實現(xiàn)
   5.3??約束
   5.4??IP?Core簡介
   6、功耗分析與FPGA/CPLD配置
   6.1??功耗評估工具——XPower
   6.2??基于ISE的硬件編程
   7、應(yīng)用實例
   7.1??VHDL數(shù)字邏輯電路設(shè)計試驗
   7.2??實例
   ?
   ?
2. 
   ? ?
3. 
   
4. 
   ?
5. 
   ?
   ?
6. 
   ?
   ?
7. 
   
   

"